台灣|100大|1000大|外商公司|月薪|薪資40000起高薪工作,共8646筆
-
- 面議(經常性薪資達4萬元或以上)
- 3年工作經驗
公司名稱:工作地: 新竹市東區瑞昱半導體股份有限公司
工作內容:工作項目: FAE,協助客戶技術支援, 協助客戶導入產品量產 應徵條件: 1. 碩士以上;電機工程、電信工程、電控工程、電子工程、通訊工程相關科系畢業為主 2. 熟悉 OrCAD schematics design, PADS or ALTIUM layout tool 3. 具3年以上RF, AUDIO及Bluetooth相關工作經驗, 有PCB設計及天線測試經驗等 相關經驗者為佳。 (MD17C0007) -
- 面議(經常性薪資達4萬元或以上)
- 工作經歷不拘
公司名稱:工作地: 新竹市東區瑞昱半導體股份有限公司
工作內容:工作項目: wireless AP/Router development 應徵條件: 1. 碩士以上;電機、電機與控制、資訊科學、通訊工程、電信、資訊工程、電子相關科系畢業為主 (MD1740001) (MD17B0034) -
- 面議(經常性薪資達4萬元或以上)
- 2年工作經驗
公司名稱:工作地: 新竹市東區瑞昱半導體股份有限公司
工作內容:工作項目: WiFi AP driver development. 應徵條件: 1. 學士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程相關科系畢業為主。 2. 2年以上相關工作經驗。 -
- 面議(經常性薪資達4萬元或以上)
- 2年工作經驗
公司名稱: 瑞昱半導體股份有限公司工作地: 新竹市東區工作內容:工作項目: 1. GbE Switch product line for Switch/Broadband project. 2. 10G/5G/2.5G/1G PHY驗證。 應徵條件: 1. 大學以上;電機、電機與控制、自動控制、通訊工程、電信、電子相關科系畢業為主。 2. 具2年以上相關工作經驗者為佳。 -
- 面議(經常性薪資達4萬元或以上)
- 工作經歷不拘
公司名稱: 瑞昱半導體股份有限公司工作地: 新竹市東區工作內容:工作項目: WLAN/LTE通訊系統設計、IC設計、系統驗證、客戶端問題追查 (WLAN/LTE PHY-related Algorithm, System Design and Verification) 應徵條件: 1. 碩士以上;電機工程、電信工程、電控工程、電子工程、資訊工程、通訊工程相關科系畢業為主 2. 具備2年以上通訊系統設計或IC設計相關經驗者為佳。 (MD1840048)(MD1440012) -
- 面議(經常性薪資達4萬元或以上)
- 工作經歷不拘
公司名稱: 瑞昱半導體股份有限公司工作地: 新竹市東區工作內容:工作項目: 1. Physical implementation. 2. Hierarchical floorplan. 3. Auto Place&Route. 4. Clock tree synthesis. 5. signal integrity analysis. 6. static timing analysis. 7. dynamic power analysis. 8. physical verification. 9. APR flow development. 應徵條件: 1. 碩士以上; 電機工程、電子工程、資訊工程、資訊科學相關科系畢業為主。 2. 熟悉 Synopsys EDA tool, Cadence EDA tool, Mentor Graphic tool, C/C++/perl/tcl. 3. 熟悉 SunOS, Solaris, Windows. 4. 無經驗可,惟具 EDA tool development, IC Physical implementation, IC digital design and APR相關經驗者尤佳。 -
- 面議(經常性薪資達4萬元或以上)
- 4年工作經驗
公司名稱: 瑞昱半導體股份有限公司工作地: 新竹市東區工作內容:工作項目: 1. 負責封裝 SI/PI模擬,並協助優化封裝設計。 2. 負責封裝前期規劃,找出前瞻性封裝設計。 3. 負責 SI/PI Debug與量測等相關實驗。 應徵條件: 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、動力機械、自動控制、通訊工程等相關科系畢業為主。 2. 具 FCBGA/wBGA/QFN/QFP等相關封裝SIPI設計經驗。 3. 熟悉封裝 EM Simulation方法。 -
- 面議(經常性薪資達4萬元或以上)
- 工作經歷不拘
公司名稱: 瑞昱半導體股份有限公司工作地: 新竹市東區工作內容:工作項目: IC Fully Layout. 應徵條件: 1. 大學以上; 電機、電機與控制、電子等相關科系畢業為主。 2. 需會操作 Virtuoso XL/Mentor Calibre verification/Totem。 3. 具備 Fin-FET先進製程及 ESD、latch up、IR/EM相關知識。 4. 具 Mixed mode佈局相關經驗者尤佳。