台灣|100大|1000大|外商公司|月薪|薪資40000起高薪工作,共8183筆
-
- 面議(經常性薪資達4萬元或以上)
- 工作經歷不拘
公司名稱:工作地: 新竹市東區瑞昱半導體股份有限公司
工作內容:工作項目: 1. Data bus controller. 2. 影像處理。 3. 影像壓縮。 4. IP整合。 應徵條件: 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、通訊工程相關科系畢業為主。 2. 具1年以上相關經驗者為佳。 3. 具備以下任一工程能力: (1) 參與過 data bus access/arbitration相關控制電路設計。 (2) 參與過影像處理相關控制電路設計,並具備相關演算法有一定基礎知識。 (3) 具備優化電路設計能力,以及實際參與電路量產/除錯經驗。 (4) 具有IC整合工作經驗者尤佳。 -
- 面議(經常性薪資達4萬元或以上)
- 工作經歷不拘
公司名稱:工作地: 新竹市東區瑞昱半導體股份有限公司
工作內容:工作項目: 1. SSD韌體程式撰寫與設計。 2. 客製化韌體開發。 3. 協助檢測 SSD產品、除錯。 4. 識別問題並提出解決方案。 應徵條件: 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、自動控制相關等科系畢業為主。 -
- 面議(經常性薪資達4萬元或以上)
- 3年工作經驗
公司名稱:工作地: 新竹市東區瑞昱半導體股份有限公司
工作內容:工作項目: 1.PHY (2.5G/10G...) driver developing 2.SoC/BSP peripheral driver developing 3.Switch functions developing 4.Platform and open source developing and maintain, include Linux kernel, lib, open domain utility/software 應徵條件: 1.學士以上;電信工程、電控工程、資訊工程、資訊科學、自動控制、通訊工程、以及相關科系畢業為主 2.具3年以上作經驗 3.具備: 1)C programming 2)Embedded system programming(include linux) 3)Linux kernel and application programming 4)TCP/IP stack 5)Data structure,OS,Algorithm 6)Unit Test -
- 面議(經常性薪資達4萬元或以上)
- 工作經歷不拘
公司名稱: 瑞昱半導體股份有限公司工作地: 新竹市東區工作內容:工作項目: Verification for High Speed PHY projects, which includes: 1. Responsibility for test plans, testbench documentation and implementation. 2. Use SystemVerilog language, SVA and UVM methodology for block level verification. 3. Debug tests with design engineers to deliver functionally correct design blocks. 4. Close coverage measures to identify verification holes and show progress towards tape-out. 5. Write scripts to automate routine parts of verification workflow. 應徵條件: 1. 碩士以上; 電子、電機、資工、電信、電控、資科等相關科系畢業為主。 2. 具0~3年下列經驗之一者尤佳: (1) Experience verifying digital logic at RTL using SystemVerilog for FPGAs and/or ASICs. (2) Experience verifying digital systems using standard IP components/interconnects. (3) Experience creating and using verification components and environments in standard verification methodology. 3. Preferred qualifications: (1) Experience with high speed MAC/PHY RTL design or verification. (2) Experience with UVM methodology and coding. (3) Good English verbal communication skills. -
- 面議(經常性薪資達4萬元或以上)
- 工作經歷不拘
公司名稱: 瑞昱半導體股份有限公司工作地: 新竹市東區工作內容:工作項目: Microprocessor design. Desired skills and experience includes: 1. Knowledge of DSP, microprocessor and computer architecture fundamentals. 2. Experience in RTL design and ability to make trade-offs between power, performance and area appropriately. 3. Experience in the microprocessor design cycle: initial concept, micro-architecture, implementation, verification, documentation and support. 應徵條件: 1. 碩士以上; 電子、電機、資工、電信、電控、資科等相關科系畢業為主。 2. 具相關工作經驗者尤佳。 -
- 面議(經常性薪資達4萬元或以上)
- 工作經歷不拘
公司名稱: 瑞昱半導體股份有限公司工作地: 新竹市東區工作內容:工作項目: Audio/Speech signal processing(Algorithm), Architecture Design and RTL Coding. 應徵條件: 1. 碩士以上; 電子、電機、資工、電信、電控、資科等相關科系畢業為主。 2. 具相關工作經驗者為佳。 -
- 面議(經常性薪資達4萬元或以上)
- 工作經歷不拘
公司名稱: 瑞昱半導體股份有限公司工作地: 新竹市東區工作內容:工作項目: 1. 支援客戶要求的 customization feature開發。 2. 客戶問題協助解決。 3. SSD controller firmware design。 4. SATA/PCIE protocol firmware design。 應徵條件: 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學等相關科系畢業為主。 -
- 面議(經常性薪資達4萬元或以上)
- 工作經歷不拘
公司名稱: 瑞昱半導體股份有限公司工作地: 新竹市東區工作內容:工作項目: 1. 研發/導入Emulation/Prototyping技術。 2. Emulation Performance Optimization. 3. Validation Flow Optimization. 4. 自動化程式開發。 應徵條件: 1. 碩士; 電機工程、資訊工程相關科系畢業為主; 兩科系/領域都有學歷者佳。 2. 熟悉 Synopsys Zebu/HAPS or Cadence Palladium/Protium者佳。 3. 熟悉 IC Validation Flow or Software Bring Up Flow者佳。 4. 熟悉自動化 script語言(Ex: Python)者佳。 -
- 面議(經常性薪資達4萬元或以上)
- 1年工作經驗
公司名稱: 瑞昱半導體股份有限公司工作地: 新竹市東區工作內容:工作項目: 1. 晶片功能開發、系統驗證及量產。 2. 客戶技術支援。 應徵條件: 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程相關科系畢業為主。 2. 具1~4年以上相關經驗。 3. 熟8051及C語言韌體開發,具相關經驗尤佳。 4. 熟影像傳輸介面(HDMI/DisplayPor…)相關規格及有相關工作經驗。 5. 熟TV/Monitor相關系統架構及有相關經驗者。 6. 熟USB Type-C 相關規格開發者。 7. 具備處理SI/PI及PCB設計開發經驗者。 -
- 面議(經常性薪資達4萬元或以上)
- 2年工作經驗
公司名稱: 瑞昱半導體股份有限公司工作地: 新竹市東區工作內容:工作項目: WLAN BB IC Design & Verification and Backend Flow. 應徵條件: 1. 碩士以上; 電機工程、電信工程、電子工程、資訊工程、通訊工程相關科系畢業為主。 2. 具備2年以上 IC設計與 Backend Flow相關經驗者為佳。