台灣|100大|1000大|外商公司|月薪|薪資40000起高薪工作,共8185筆
-
- 面議(經常性薪資達4萬元或以上)
- 工作經歷不拘
公司名稱:工作地: 新竹市東區瑞昱半導體股份有限公司
工作內容:工作項目: DDR/SI/PI 的驗證與分析工作,包含 : 1.DDR IP (Controller) Verification and Analysis. 2.PCB/Package Layout Review and Assistance. 3.Signal Integrity(訊號完整度) and Power Integrity(電源完整度) Basic Check and Analysis. 應徵條件: 1.碩士以上;不拘相關科系畢業為主 -
- 面議(經常性薪資達4萬元或以上)
- 2年工作經驗
公司名稱:工作地: 新竹市東區瑞昱半導體股份有限公司
工作內容:工作項目: Design block integration / clcok-gen structure design / synthesis / timing analysis / LEC / scan-insert. 應徵條件: 1. 碩士以上; 電機工程、電信工程、電子工程、資訊科學等相關科系畢業為主。 2. 具2年以上 SoC整合或 synthesis/sta等相關經驗者為佳。 -
- 面議(經常性薪資達4萬元或以上)
- 工作經歷不拘
公司名稱:工作地: 新竹市東區瑞昱半導體股份有限公司
工作內容:工作項目: 1. BTSoC/BLESoC, system integration, AuxADC verification. 2. BTSoC/BLESoC, audio Codec IP & PMU IP verification. 3. BTSoC/BLESoC, Tier-1 customer technical support. 應徵條件: 1. 碩士以上; 電機、電信、電控、電子等相關科系畢業為主。 -
- 面議(經常性薪資達4萬元或以上)
- 1年工作經驗
公司名稱: 瑞昱半導體股份有限公司工作地: 新竹市東區工作內容:工作項目: 1. IC physical verification, such as LVS/ERC/DRC/Antenna etc. 2. Physical verification flow development. 應徵條件: 1. 學士以上; 電機工程、電子工程、資訊工程相關科系畢業為主。 2. 了解ESD, Latch-up防制原理。 3. 具1至3年 IC layout相關經驗為佳,無經驗亦可。 4. 具備Virtuoso, Mentor Calibre, Synopsys ICV相關經驗者尤佳。 5. 具備Whole CHIP tape out經驗者尤佳。 6. 認真負責、積極進取,具耐心、細心以及良好的溝通能力者。 -
- 面議(經常性薪資達4萬元或以上)
- 工作經歷不拘
公司名稱: 瑞昱半導體股份有限公司工作地: 新竹市東區工作內容:工作項目: 1. Data bus controller. 2. 影像處理。 3. 影像壓縮。 4. IP整合。 應徵條件: 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、通訊工程相關科系畢業為主。 2. 具1年以上相關經驗者為佳。 3. 具備以下任一工程能力: (1) 參與過 data bus access/arbitration相關控制電路設計。 (2) 參與過影像處理相關控制電路設計,並具備相關演算法有一定基礎知識。 (3) 具備優化電路設計能力,以及實際參與電路量產/除錯經驗。 (4) 具有IC整合工作經驗者尤佳。 -
- 面議(經常性薪資達4萬元或以上)
- 工作經歷不拘
公司名稱: 瑞昱半導體股份有限公司工作地: 新竹市東區工作內容:工作項目: 1. SSD韌體程式撰寫與設計。 2. 客製化韌體開發。 3. 協助檢測 SSD產品、除錯。 4. 識別問題並提出解決方案。 應徵條件: 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、自動控制相關等科系畢業為主。 -
- 面議(經常性薪資達4萬元或以上)
- 3年工作經驗
公司名稱: 瑞昱半導體股份有限公司工作地: 新竹市東區工作內容:工作項目: 1.PHY (2.5G/10G...) driver developing 2.SoC/BSP peripheral driver developing 3.Switch functions developing 4.Platform and open source developing and maintain, include Linux kernel, lib, open domain utility/software 應徵條件: 1.學士以上;電信工程、電控工程、資訊工程、資訊科學、自動控制、通訊工程、以及相關科系畢業為主 2.具3年以上作經驗 3.具備: 1)C programming 2)Embedded system programming(include linux) 3)Linux kernel and application programming 4)TCP/IP stack 5)Data structure,OS,Algorithm 6)Unit Test -
- 面議(經常性薪資達4萬元或以上)
- 工作經歷不拘
公司名稱: 瑞昱半導體股份有限公司工作地: 新竹市東區工作內容:工作項目: Verification for High Speed PHY projects, which includes: 1. Responsibility for test plans, testbench documentation and implementation. 2. Use SystemVerilog language, SVA and UVM methodology for block level verification. 3. Debug tests with design engineers to deliver functionally correct design blocks. 4. Close coverage measures to identify verification holes and show progress towards tape-out. 5. Write scripts to automate routine parts of verification workflow. 應徵條件: 1. 碩士以上; 電子、電機、資工、電信、電控、資科等相關科系畢業為主。 2. 具0~3年下列經驗之一者尤佳: (1) Experience verifying digital logic at RTL using SystemVerilog for FPGAs and/or ASICs. (2) Experience verifying digital systems using standard IP components/interconnects. (3) Experience creating and using verification components and environments in standard verification methodology. 3. Preferred qualifications: (1) Experience with high speed MAC/PHY RTL design or verification. (2) Experience with UVM methodology and coding. (3) Good English verbal communication skills. -
- 面議(經常性薪資達4萬元或以上)
- 工作經歷不拘
公司名稱: 瑞昱半導體股份有限公司工作地: 新竹市東區工作內容:工作項目: Microprocessor design. Desired skills and experience includes: 1. Knowledge of DSP, microprocessor and computer architecture fundamentals. 2. Experience in RTL design and ability to make trade-offs between power, performance and area appropriately. 3. Experience in the microprocessor design cycle: initial concept, micro-architecture, implementation, verification, documentation and support. 應徵條件: 1. 碩士以上; 電子、電機、資工、電信、電控、資科等相關科系畢業為主。 2. 具相關工作經驗者尤佳。 -
- 面議(經常性薪資達4萬元或以上)
- 工作經歷不拘
公司名稱: 瑞昱半導體股份有限公司工作地: 新竹市東區工作內容:工作項目: Audio/Speech signal processing(Algorithm), Architecture Design and RTL Coding. 應徵條件: 1. 碩士以上; 電子、電機、資工、電信、電控、資科等相關科系畢業為主。 2. 具相關工作經驗者為佳。